Signalübertragung auf Leitungen

Zusammenfassung

Kapitel 7 des GEMP1-Skripts behandelt die physikalischen Grundlagen der Signalübertragung auf Leitungen: Wellenwiderstand und Laufzeit der verlustlosen Leitung, Reflexionen an Fehlanpassungen, Übersprechen zwischen Nachbarleitungen sowie Störkopplung über Versorgung und Masse – mit konkreten Zahlenwerten für Leitungstypen und Logikfamilien.

Inhalt

Verlustlose Leitung (R = G = 0)

• Wellenwiderstand: Z0 = √(L'/C') – definiert als Verhältnis transiente Spannung / transienter Strom.
• Ausbreitungsgeschwindigkeit vp = 1/√(L'·C'); Laufzeit pro Meter τ = √(L'·C').
• Auf PCBs hängt Z0 von Geometrie (Leiterbreite, Abstand zur Referenzebene) und εr des Materials ab; die Laufzeit nur von εr.

Typische Werte verschiedener Leitungen

Leitung	L′ (nH/cm)	C′ (pF/cm)	Z (Ω)	τ (ns/m)
Einzeldraht	20	0,06	600	~4
Freier Raum (µ0/ε0)	–	–	370	3,3
Verdrillte Zweidrahtleitung / Flachbandkabel	5–10	0,5–1	80–120	5
PCB-Leitung	5–10	0,5–1,5	70–100	~5
Koaxialkabel	2,5	1,0	50	5
Busleitung	5–10	10–30	20–40	10–20

Reflexionen

• Spannungssprung V1 auf eine Leitung mit Abschluss RT: hinlaufende Welle erfüllt V1/I1 = Z0; reflektiert wird Vr = V1·(RT−Z0)/(RT+Z0) = ρL·V1.
• Reflexionsfaktor ρL: −1 (Kurzschluss), +1 (Leerlauf), 0 bei Anpassung (RT = Z0). Quellreflexion analog ρS = (RS−Z0)/(RS+Z0).
• Verschiedene Polarität von ρL/ρS → Überschwingen (Ringing); Mehrfachreflexionen pendeln sich auf den Spannungsteiler-Zustand aus RS/RT ein.
• Kriterium für problemlose kurze Leitungen: Anstiegszeit ≥ Hin-und-zurück-Laufzeit → keine Termination nötig.
• Serienanpassung an der Quelle (Innenwiderstand meist ≪ Z0): einfacher Serienwiderstand; stufenförmiger Signalverlauf entlang der Leitung, Eingangsströme der Last-Gates verringern den Störabstand. Anwendung: Reflected Wave Switching (PCI-Bus).
• Parallelabschluss am Leitungsende: durch Stromergiebigkeit der Quelle nach unten begrenzt.
• Verteilte kapazitive Lasten (z. B. CMOS-Eingänge): mit Zusatzkapazitätsbelag CD = CL/l wird Z0' = Z0/√(1+CD/C0) kleiner und τ' = τ·√(1+CD/C0) größer. Leitungen über mehrere Platinen erzeugen Unstetigkeitsstellen mit zusätzlichen Reflexionen.

Übersprechen

• Ursache: kapazitive und induktive Verkopplung eng benachbarter Pfade (Koppelimpedanz Zm); die eingekoppelte Welle läuft nach beiden Seiten, Störung am Störeingang aus direkter + reflektierter Welle.
• Beispiel TTL (Rout = 10 Ω, Z0 = 100 Ω, Zm = 200 Ω): Störspannung am Eingang D ≈ 12,4 % von Vout.
• Maximale Länge parallel geführter Bahnen im Abstand 1 mm ohne Verletzen des Störabstands (parallel/antiparallel): LS >25/25 cm, ALS >25/25 cm, F >25/15 cm, AS >25/15 cm, HC 25/13 cm, HCT 20/10 cm, AC 15/10 cm, ACT 10/6 cm.
• Wirksamste Gegenmaßnahme: Masseleitungen zwischen den verkoppelten Pfaden.

Stromversorgung und Masse

• Ursachen schneller Versorgungsstromänderungen: zustandsabhängige Aufnahme bipolarer Logik (74LS00: Icc = 2,4 mA bei allen LOW vs. 0,8 mA bei allen HIGH), Durchleitstromspitzen beim CMOS-Umschalten, Signalströme über die Versorgung (FAST-Puffer 0,2→2,7 V in ~3 ns an 50 Ω → 50 mA Spitze; Oktalpuffer → 0,4 A).
• Abhilfe: Bulk-Kondensatoren (Tantal/Elektrolyt 10–100 µF) für langsame Änderungen plus Keramikkondensatoren (~100 nF) möglichst direkt an den Bausteinpins – jedes Stück Zuleitung ist Induktivität.
• Galvanische Masseverkopplung: plötzlicher Stromanstieg erzeugt Spannungsabfall L1·di/dt in der Masseleitung und hebt das Bezugspotential benachbarter Bausteine kurzzeitig an.
• Gegenmaßnahmen: eigene Masse-/Versorgungsflächen als ganze Lagen in mehrlagigen Platinen (minimale Impedanz, minimale Stromschleifenfläche → weniger Abstrahlung/Einstreuung); alternativ Massegitter über zwei Lagen (waagerecht/senkrecht), alle Kreuzpunkte mit Vias verbunden.

Quellen

• raw/Laufzeit auf Leitungen.pdf – Skript-Kapitel 7 „Physikalische Eigenschaften von Leitungen” (GEMP1)

Verwandte Artikel

• FPGA: UltraScale PCB-Design
• Genie Nano Kameras