LLM-Wiki

Ladungspumpe ICL7660

Properties1
tagselektronik, spannungswandler, ladungspumpe, ic, datenblatt

3 Min. Lesezeit

Ladungspumpe ICL7660

Zusammenfassung

Der Intersil ICL7660/ICL7660A (FN3072 Rev. 7) ist ein monolithischer CMOS-Spannungswandler (Ladungspumpe): Er invertiert +1,5…+10 V (A-Version: bis +12 V) zu einer komplementären Negativspannung und kann als Spannungsverdoppler betrieben werden. Nur zwei unkritische externe Kondensatoren nötig – ideal, um z. B. für Opamps eine negative Rail aus einer 5-V-Logikversorgung zu erzeugen.

Inhalt

Funktionsprinzip

  • Intern: Serien-Regler, RC-Oszillator (nominal 10 kHz bei V+ = 5 V), Level-Shifter und vier MOS-Leistungsschalter (S1 P-Kanal, S2–S4 N-Kanal); Logik-Netzwerk hält die Substrat-Dioden in Sperrrichtung → latchup-frei.
  • Halbe Periode: C1 wird auf V+ geladen; andere Hälfte wird C1 um V+ negativ verschoben und an C2 (Reservoir) entladen → VOUT = −V+.
  • Verdoppler-Betrieb: VOUT = 2·V+ − 2·VF über zwei Dioden; bei 5 V/10 mA Quellimpedanz ~60 Ω.

Kennwerte (V+ = 5 V, TA = 25 °C)

ParameterICL7660ICL7660A
Versorgungsbereich1,5…10 V1,5…12 V
Ruhestrom typ./max170/500 µA80/165 µA
Ausgangswiderstand ROUT typ./max @20 mA55/100 Ω60/100 Ω
Oszillatorfrequenz typ.10 kHz10 kHz
Wirkungsgrad typ. (Leistung / Leerlaufspannung)98 % / 99,9 %98 % / 99,9 %
Abs. max. Versorgung+10,5 V+13,0 V
  • Temperaturbereiche: C-Versionen 0…70 °C; ICL7660AI −40…+85 °C. A-Version 100 % getestet bei 3 V.
  • Pins (8-polig): 1 NC · 2 CAP+ · 3 GND · 4 CAP− · 5 VOUT · 6 LV · 7 OSC · 8 V+.

Ausgangsimpedanz und Ripple

  • Näherung: RO ≈ 2·RSW + 1/(fPUMP·C1) + 4·ESR(C1) + ESR(C2) mit Pumpfrequenz fPUMP = fOSC/2 und Gesamtschalterwiderstand RSW ≈ 23 Ω (5 V, 25 °C).
  • Beispiel 10 kHz, C1 = C2 = 10 µF: RO ≈ 46 Ω + 20 Ω + 5·ESR – die ESR geht mit Faktor ~5 ein! Elektrolyt-Kondensatoren können bis 10 Ω ESR haben → Low-ESR verwenden.
  • Ripple = ESR-Stufe (2·IOUT·ESR(C2)) + Entladesenkung während t2; höhere Frequenz/Kapazität senken ihn.

Beschaltungen und Varianten

  • LV-Pin: unter ~3,5 V an GND legen (interner Regulator überbrückt, bessere Niederspannungseigenschaften); oberhalb 3,5 V offen lassen – sonst Latchup-Gefahr!
  • Frequenz beeinflussen: Kondensator OSC→V+ senkt fOSC (100 pF → ~1 kHz, dafür C1/C2 ×10 vergrößern); externer Takt über 1 kΩ in Serie (Pumpfrequenz = Takt/2).
  • Parallelschaltung: n Devices teilen sich C2 (jedes eigenes C1) → ROUT/n. Kaskadierung für −n·VIN, praktisch bis 10 Devices bei Leichtlast.
  • Weitere Schaltungen im Datenblatt: Versorgungsteiler (±½·V+, niedrige Impedanz durch Parallelschaltung der Switches), Kombination Inverter + Verdoppler (z. B. +9 V/−5 V aus +5 V), Splitting +15 V → +7,5 V/−7,5 V und Kaskade → nominal −15 V (~250 Ω Rout), geregelter Ausgang über ICL7611-Opamp im Feedback (<5 Ω bei 10 mA), RS232-Pegel aus einer einzigen 5-V-Versorgung.

Do’s & Don’ts (Datenblatt)

  1. Abs. max. Versorgung nicht überschreiten.
  2. LV nie an GND bei >3,5 V.
  3. Ausgang nicht dauerhaft gegen V+ kurzschließen (>5,5 V).
  4. Polare Elkos: Plus von C1 an Pin 2, Plus von C2 an GND.
  5. Hohe Quellimpedanz der Versorgung (25–30 Ω) → 2,2 µF am Eingang, damit Anstieg <2 V/µs bleibt.
  6. Pin 5 darf nie positiver als GND werden → 1N914 parallel zu C2 (Anode Pin 5, Kathode Pin 3) verhindert Latchup.

Quellen

  • raw/icl7660.pdf – Intersil FN3072 Rev. 7.00 (Okt. 2010), inkl. Testschaltung Fig. 11 und Anwendungen Fig. 13–23
  • Hinweis: raw/69921234fc.pdf ist NICHT der ICL7660, sondern das LTC6992-Datenblatt (TimerBlox-PWM).

Verwandte Artikel

Graphansicht

Backlinks